Dispositivos de lógica programável programáveis XC2C64A do complexo de XC2C64A-7VQG100C FPGA

Especificações

Descrição

Xilinx CoolRunner™-II CPLDs para entregar a alta velocidade e a acessibilidade associadas com a família de XC9500/XL/XV CPLD com extremamente - a versatilidade da baixa potência da família XPLA3 em um único CPLD. Isto significa que o exato as mesmas peças pode ser usado para sistemas de computação de alta velocidade das transmissões de dados e produtos portáteis da vanguarda, com o benefício adicionado da programação de sistema. O consumo da baixa potência e a operação de alta velocidade são combinados em uma única família que seja fácil de usar e eficaz na redução de custos. Técnicas cronometrando e outras características da economia de poder para estender o orçamento de poder dos usuários. As características de projeto são começar apoiada com a ferramenta de Xilinx ISE® 4.1i WebPACK.

Características

• Aperfeiçoado para 1.8V os sistemas - a baixa potência a mais rápida CPLD da indústria - densidades de 32 a 512 macrocells

• Os melhor 0,18 mícrons CMOS CPLD da indústria - arquitetura aperfeiçoada para a síntese eficaz da lógica - operação do I/O da Multi-tensão — 1.5V a 3.3V

• Características de sistema avançadas

- O mais rapidamente na programação de sistema · ISP 1.8V usando IEEE 1532 relações (JTAG)

- - - Na reconfiguração da mosca (OTF)

- Teste da varredura do limite de IEEE1149.1 JTAG

- Entrada de disparador opcional de Schmitt (pelo pino)

- Bancos múltiplos do I/O em todos os dispositivos

- Gestão absoluto da baixa potência

· Controle de sinal externo de DataGATE

- Modos cronometrando flexíveis

·DualEDGE opcional provocou registros

· Divisor do pulso de disparo (÷ 2,4,6,8,10,12,14,16)

· CoolCLOCK - opções globais do sinal com controle do macrocell

· Pulsos de disparo globais múltiplos com seleção da fase pelo macrocell

· A saída global múltipla permite

· Grupo/restauração globais

- Os pulsos de disparo abundantes do termo do produto, saída permitem e grupo/restaurações

- Os pulsos de disparo eficientes do termo do controle, saída permitem e grupo/restaurações para cada macrocell e compartilhadas através dos blocos da função - segurança avançada do projeto

- opção de saída do Aberto-dreno para movimentação Prender-OU e do diodo emissor de luz

- Ônibus-posse opcional, estado 3 ou pullup fraco nos pinos seletos do I/O

- Terras configuráveis opcionais em I/Os não utilizado

- Tensões misturadas do I/O compatíveis com níveis da lógica 1.5V, 1.8V, 2.5V, e 3.3V em todas as peças

                                    Parâmetros da família de CoolRunner-II CPLD

Guia de troca

Disposição de porta programável XC7A35T-2FGG484I do campo