O USRP-LW 2954 é uma plataforma software-definida de capacidade elevada, evolutiva do rádio (SDR) para sistemas de comunicação sem fio de projeto e de distribuição da próxima geração. Consiste em um USRP-LW X310 e duas placas de filha de UBX-LW 160MHz RF

A arquitetura de hardware de USRP-LW 2954 combina dois entalhes expandidos da placa de filha da largura de banda com uma largura de banda de até 160M de 10MHz a 6GHz. E caracteriza relações de alta velocidade múltiplas para escolher de (portos de PCIe, de Gigabit/10 Gigabit Ethernet), assim como um Kintex-7 rico em recursos, usuário-programável FPGA. Além, o USRP-LW 2954 usa um motorista da cruz-plataforma UHD do open source, com um grande número estruturas do desenvolvimento, arquiteturas compatíveis da referência, e projetos do open source.

Como o núcleo de processamento digital do USRP-LW 2954 o XC7K410T FPGA fornece a conectividade de alta velocidade entre todos os componentes principais. Inclui a parte frontal do RF, a relação do anfitrião, e a memória DDR3. O defeito FPGA fornece toda UHDs controlando o downconversion digital e upconversion digital, frequência fina que ajustam, e alguns outros blocos da função de DSP. Os usuários podem aproveitar-se do espaço de reposição do Kintex-7 rico em recursos FPGA, mais a estrutura do desenvolvimento de RFNoC apoiada por USRP, para desenvolver e executar seu próprio DSP que processa os módulos.

O USRP-LW 2954 oferece uma variedade de relações de alta velocidade escolher de. No painel do dispositivo, o porto de Gigabit Ethernet é uma das maneiras as mais simples e as mais de uso geral de conectar. Para aplicações com largura de banda prolongada e baixa latência, tal como estudos de PHY/MAC, o USRP-LW 2954 fornece uma relação de ônibus eficiente PCIe x4 para esta operação determinística. Quando a aplicação usa a gravação ou o multi-nó da rede que processam, o porto de 10 gigabits é a melhor escolha.

O USRP-LW 2954 inclui muitas características adicionais que ajudarão algumas outras aplicações sem fio. Por exemplo, no projeto de FPGA, o 1GB DDR3 no cartão-matriz pode ser usado como a proteção de dados e o armazenamento de dados. O GPSDO interno fornece a referência da frequência da elevada precisão quando sincronizado ao sistema de GPS com um atraso da sincronização de menos do que 50ns. Permite que o usuário controle componentes externos tais como os amplificadores e os interruptores através da relação de GPIO, entradas do apoio tais como disparadores do evento, e observam-no eliminam erros de sinais. O USRP-LW 2954 igualmente inclui um adaptador interno de JTAG que permita que os colaboradores facilmente carreguem e eliminem erros de imagens novas de FPGA.