Descrição geral
A SDRAM de 256 Mb é uma memória CMOS dinâmica de acesso aleatório de alta velocidade contendo 268,435É internamente configurado como uma DRAM quad-banco com uma interface síncrona (todos os sinais são registrados na borda positiva do sinal do relógio, CLK).108Os bancos de 864 bits são organizados em 8.192 linhas por 2.048 colunas por 4 bits.108Os bancos de 864 bits são organizados em 8.192 linhas por 1.024 colunas por 8 bits.108Os bancos de 864 bits são organizados em 8.192 linhas por 512 colunas por 16 bits.
Características
• Compatível com os PC100 e PC133
• Totalmente sincronizado; todos os sinais registados na borda positiva do relógio do sistema
• Operação interna por conduta; o endereço da coluna pode ser alterado a cada ciclo de relógio
• Bancos internos para acesso/pré-carregamento nas fileiras de esconderijos
• Comprimentos de rádio programáveis: 1, 2, 4, 8 ou página inteira
• Precarga automática, incluindo pré-carga automática simultânea e modos de atualização automática
• Modo de auto-realização
• 64 ms, 8.192 ciclos de atualização
• Entradas e saídas compatíveis com o LVTTL
• Fonte de alimentação única +3,3V ±0,3V